Page 30 - 网络电信2019年4月刊上
P. 30
2、以缩小电路规模为目的的改进方法 加器改用加法器，采用并行运算方式，同时加入多级流水，以
以缩小规模为目标。如果系数N过多，用单个LUT不能执行 提高运算速度。
全字（输入LUT位宽＝系数的数量），就可以利用部分表将结果 测试选择一个200Hz的正弦波作为原始信号，700Hz的正弦
相加。 波作为噪声，利用matlab得出两个信号叠加后产生的信号的数
假定长度为LN的内积： 据在QuartusII下进行仿真，结果如图6所示。
将结果转存成tbl格式在matlab中画图，如图7所示。通过
（10） 与原输入对比可以看到实现了滤波器的功能。
可以用一个DA结构实现。将和分配到L个独立的N阶并行DA
的LUT中，结果如下：
（11）
4N
如图4所示，实现一个4N的DA设计，表格的规模从2 *B的
N
LUT降低到4个2 *B表。
图4 将表分割以产生简化规模的分布式算法结构
3、分布式算法结构的FIR滤波器设计 五、总结
一个分布式算法结构的FIR滤波器结构图如图5所示。
本文主要研究了基于分布式算法的FIR滤波器原理，并通过
图5 分布式算法结构的FIR滤波器结构图 VHDL设计了基于改进分布式算法FIR滤波器，并在FPGA芯片中进
行了实现，本方法简化了FIR滤波器复杂的逻辑电路设计，提高
了FIR滤波器的性能稳定性。分布式算法可有效地减少硬件电路
规模，易实现流水线处理，提高电路的执行速度，在软件无线
电中具有重要的应用价值。
参考文献
1 靳鹏.基于分布式算法的FIR滤波器设计及FPGA实现[J].现代导航,
（1）移位寄存器组：主要功能是用寄存器组存储输入序 2018,9(03):203-205+202.
列，实现输入数据的延时输出，存储的级数等于FIR滤波器的阶 2 李建军,沈三民,刘勇良,刘文倩.基于改进DA算法的高效FIR滤波器设
数减1。 计[J].仪表技术与传感器,2018(05):39-42+69.
（2）即查找表单元，接收移位寄存器中的输入数据阵列输 3 张亮,刘宇红.基于FPGA的FIR滤波器设计方法研究[J].通信技术,
出结果。 2016,49(08):1083-1087..
（3）移位累加器：得到的查表结果相当于一个部分积， 4 孙科学,高红梅,魏敏等.基于CORDIC算法的通用调制器设计[J].计算
移位累加单元将其与寄存器中的部分积相加，结果右移1位还放 机技术与发展,2015,25(11):196-199.
入寄存器中，直到所有的位数都查表结束。特别应注意，最高 5 孙科学,张瑛,刘艳等.基于NiosⅡ的音频信号分析仪设计[J].计算机
位查表得到的结果不是与上一个右移1位的部分积相加，而是 技术与发展,2012,22(08):196-199.
相减。这里的加法器仍是采用具有超前进位功能的流水线加法 6 石立国,侯鸿杰,王竹刚,熊蔚明.基于分布式算法的多项抽取滤波器
器，作减法时，只需将被减数取补即可。 设计[J].现代电子技术,2016,39(23):68-71.
（4）控制单元：产生复位，时序等控制信号，控制电路的 7 孙科学,汤吉波,史学良.基于NiosⅡ的高性能电网谐波表的研制[J].
总体运行。 计算机技术与发展,2012,22(07):219-222+226.
采用分布式（DA）算法在进行求y运算过程中要用到加法器 8 朱效效,蔡俊,陆伟.基于优化DA算法滤波器的设计及其FPGA实现[J].
或累加器。在实际的应用中，往往为了提高运算速度，会将累 电子技术应用,2015,41(02):59-60+64.
网络电信 二零一九年四月 47
