Page 28 - 网络电信2020年5月刊上
P. 28
解 决 方 案
南、西、北4个方向的邻接寄存器互连，完成数据通信。 光电混合互连FPGA原型系统结构如图2所示。簇内电通信采
图1 可重构视频阵列处理器光电混合互连系统结构 用单片FPGA进行系统验证，而簇间光通信则通过两片FPGA上的4
通道小型可插拔+(Quad Small Form-factor Pluggable Plus，
QSFP+)光模块实现光纤互连，以达到簇间通信验证的目的。
图2 光电混合互连FPGA原型系统结构图
2.AuroraIP配置
Aurora IP配置是实现簇间光通信的重要部分。Aurora IP
是Xilinx公司开发的用于点对点串行通信的数据传输协议，在
FPGA开发过程中，通过引脚绑定，将I/O口连接到QSFP+光口便
可实现FPGA间的数据通信。Aurora IP链路结构如图3所示。
图3 Aurora IP链路结构示意图
为了对Aurora IP进行功能仿真，需要在测试文件中调用两
个Aurora IP核，分别用于两侧的用户应用，用信号线将数据发
送端和数据接收端互连，以模拟实际链路中的数据传输。测试
图1所示为由可重构视频阵列处理器与高速交换单元、光电 方案如图4所示。图中，LANE_UP和CHANNEL_UP信号为链路状态
转换器和光总线结构共同构成的可重构视频阵列处理器光电混 指示，当信号为高电平时，说明当前通信链路已经建立完成；
合互连系统。当系统复位完成后，首先通过电控制信号对光链 RXP、RXN、TXP和TXN分别为数据的接收与发送信号，用于同另
路按照预期的链路结构进行配置；当处理元进行数据通信时， 一侧的用户进行数据通信。
首先发送访问请求信号，通过光电转换器将该请求信号发送到
图4 Aurora IP测试方案框图
光链路，经过光链路的交换，送往指定输出端口。当数据返回
时，沿相反的传输路径进行传输 ［7］ 。
二、可重构视频阵列处理器光电混合互连原
型系统
1.现场可编程门阵列原型系统总体结构
三维集成工艺为核间通信提供了新的解决方案，能缩短通
信距离、降低通信延迟 ［8］ 。传统电互连方式可通过硬件编程，
在单片现场要编程门阵列
(Field Programmable Gate Array，FPGA)上进行功能验 3.片间光链路的设计
证，然而由于工艺水平的限制，集成光器件无法在FPGA芯片内 BEE4平台共集成4片Xilinx V6系列FPGA芯片，现对其中两
部实现，且现有技术无法做到三维集成，因此采用片外光器件 片FPGA芯片进行通信，每个芯片配有两路QSFP+光接口，支持
模拟片上光互连系统来达到原型验证。 40Gbit/s的传输速率。为了验证通过Aurora IP核搭建的光链
46 网络电信 二零二零年五月
